Imprimer la page
LC4128V-75TN100I
CPLD, 128 Macrocells, 64 I/O's, TQFP, 100 Pins, 75
L'image a des fins d'illustration uniquement. Veuillez lire la description du produit.
Disponible sur commande
Délais d’approvisionnement standard du fabricant : 23 semaine(s)
| Quantité | Prix |
|---|---|
| 50+ | 50,560 $ |
| 100+ | 49,490 $ |
| 250+ | 48,090 $ |
Prix pour :Each
Minimum: 90
Multiple: 90
4 550,40 $
Ajouter Référence Interne / Note à la ligne
Ajouté à votre confirmation de commande, à votre facture et à votre note d’expédition pour cette commande uniquement.
Ce numéro sera ajouté à la confirmation de commande, à la facture, au bon d’expédition, au courriel de confirmation Web et à l’étiquette.
Informations produit
FabricantLATTICE SEMICONDUCTOR
Réf. FabricantLC4128V-75TN100I
Code Commande55AJ0912
Fiche technique
CPLD Type-
No. of Macrocells128Macrocells
No.of User I/Os64I/O's
IC Case / PackageTQFP
No. of Pins100Pins
Speed Grade75
Process TechnologyCMOS
IC MountingSurface Mount
Operating Temperature Min-40°C
Operating Temperature Max105°C
Product Range-
Qualification-
SVHCNo SVHC (21-Jan-2025)
Aperçu du produit
LC4128V-75TN100I is an ispMACH 4000 In-System programmable SuperFAST high-density PLD. The ispMACH 4000 combines high speed and low power with the flexibility needed for ease of design. With its robust Global Routing Pool and Output Routing Pool, this family delivers excellent First-Time-Fit, timing predictability, routing, pin-out retention, and density migration.
- Enhanced macrocells with individual clock, reset, preset and clock enable controls
- Up to four global OE controls, individual local OE control per I/O pin
- Excellent First-Time-Fit™ and refit, Fast path, SpeedLocking™ path, and wide-PT path
- Wide input gating (36 input logic blocks) for fast counters, state machines and address decoders
- Superior solution for power-sensitive consumer applications
- 5V tolerant I/O for LVCMOS 3.3, LVTTL, and PCI interfaces
- Hot-socketing, open-drain capability, input pull-up, pull-down or bus-keeper
- 3.3V PCI compatible, IEEE 1149.1 boundary scan testable
- 128 macrocells, 3.3V voltage, 7.5 tPD
- 100-pin TQFP package, -40 to 105°C industrial temperature rating
Spécifications techniques
CPLD Type
-
No.of User I/Os
64I/O's
No. of Pins
100Pins
Process Technology
CMOS
Operating Temperature Min
-40°C
Product Range
-
SVHC
No SVHC (21-Jan-2025)
No. of Macrocells
128Macrocells
IC Case / Package
TQFP
Speed Grade
75
IC Mounting
Surface Mount
Operating Temperature Max
105°C
Qualification
-
Documents techniques (1)
Législation et Questions environnementales
US ECCN:Unknown
EU ECCN:Unknown
Conforme RoHS :Oui
RoHS
Conforme à la norme RoHS Phthalates:Oui
RoHS
SVHC :No SVHC (21-Jan-2025)
Télécharger le certificat de conformité du produit
Certificat de conformité du produit