Imprimer la page
MT53E2G32D4DE-046 WT:A
DRAM, Mobile LPDDR4, 64 Gbit, 2G x 32bit, 2.133 GHz, TFBGA, 200 Pins
L'image a des fins d'illustration uniquement. Veuillez lire la description du produit.
659 En Stock
Vous en voulez davantage ?
expédition le jour même
Commande avant 21h avec expédition standard
Disponible jusqu à épuisement du stock
| Quantité | Prix |
|---|---|
| 1+ | 21,980 $ |
| 5+ | 21,980 $ |
| 10+ | 21,980 $ |
| 25+ | 21,980 $ |
| 50+ | 21,980 $ |
| 100+ | 21,980 $ |
Prix pour :Each
Minimum: 1
Multiple: 1
21,98 $
Ajouter Référence Interne / Note à la ligne
Ajouté à votre confirmation de commande, à votre facture et à votre note d’expédition pour cette commande uniquement.
Ce numéro sera ajouté à la confirmation de commande, à la facture, au bon d’expédition, au courriel de confirmation Web et à l’étiquette.
Informations produit
FabricantMICRON
Réf. FabricantMT53E2G32D4DE-046 WT:A
Code Commande80AH8344
DRAM TypeMobile LPDDR4
DRAM Density64Gbit
Memory Density64Gbit
DRAM Memory Configuration2G x 32bit
Memory Configuration2G x 32bit
Clock Frequency2.133GHz
Clock Frequency Max2.133GHz
IC Case / PackageTFBGA
Memory Case StyleTFBGA
No. of Pins200Pins
Supply Voltage Nom1.1V
IC MountingSurface Mount
Access Time-
Operating Temperature Min-25°C
Operating Temperature Max85°C
Product Range-
Aperçu du produit
MT53E2G32D4DE-046 WT:A is a mobile LPDDR4 SDRAM. The 16Gb low-power DDR4 SDRAM (LPDDR4) or low VDDQ (LPDDR4X) is a high-speed, CMOS dynamic random-access memory device. This 8-bank device is internally configured with ×16 I/O. Each of the ×16 2,147,483,648-bit banks are organized as 131,072 rows by 1024 columns by 16 bits.
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL)
- Programmable and on-the-fly burst lengths (BL =16, 32)
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
- On-chip temperature sensor to control self refresh rate
- Partial-array self refresh (PASR), selectable output drive strength (DS), clock-stop capability
- 2 Gig × 32 (2 channels ×16 I/O) array configuration, 468ps at RL=36/40 speed grade, cycle time
- 200-ball TFBGA package
- Operating temperature range from -25°C to +85°C
Spécifications techniques
DRAM Type
Mobile LPDDR4
Memory Density
64Gbit
Memory Configuration
2G x 32bit
Clock Frequency Max
2.133GHz
Memory Case Style
TFBGA
Supply Voltage Nom
1.1V
Access Time
-
Operating Temperature Max
85°C
SVHC
No SVHC (17-Jan-2023)
DRAM Density
64Gbit
DRAM Memory Configuration
2G x 32bit
Clock Frequency
2.133GHz
IC Case / Package
TFBGA
No. of Pins
200Pins
IC Mounting
Surface Mount
Operating Temperature Min
-25°C
Product Range
-
Législation et Questions environnementales
US ECCN:Unknown
EU ECCN:Unknown
Conforme RoHS :Oui
RoHS
Conforme à la norme RoHS Phthalates:Oui
RoHS
SVHC :No SVHC (17-Jan-2023)
Télécharger le certificat de conformité du produit
Certificat de conformité du produit