Imprimer la page
MT53E1G64D4HJ-046 AIT:C
DRAM, Mobile LPDDR4, 64 Gbit, 1G x 64bit, 2.133 GHz, TFBGA, 556 Pins
L'image a des fins d'illustration uniquement. Veuillez lire la description du produit.
479 En Stock
Vous en voulez davantage ?
expédition le jour même
Commande avant 21h avec expédition standard
| Quantité | Prix |
|---|---|
| 1+ | 52,890 $ |
| 5+ | 52,890 $ |
| 10+ | 52,890 $ |
| 25+ | 52,890 $ |
| 50+ | 52,890 $ |
| 100+ | 52,890 $ |
Prix pour :Each
Minimum: 1
Multiple: 1
52,89 $
Ajouter Référence Interne / Note à la ligne
Ajouté à votre confirmation de commande, à votre facture et à votre note d’expédition pour cette commande uniquement.
Ce numéro sera ajouté à la confirmation de commande, à la facture, au bon d’expédition, au courriel de confirmation Web et à l’étiquette.
Informations produit
FabricantMICRON
Réf. FabricantMT53E1G64D4HJ-046 AIT:C
Code Commande25AK7961
Fiche technique
DRAM TypeMobile LPDDR4
DRAM Density64Gbit
Memory Density64Gbit
DRAM Memory Configuration1G x 64bit
Memory Configuration1G x 64bit
Clock Frequency Max2.133GHz
Clock Frequency2.133GHz
IC Case / PackageTFBGA
Memory Case StyleTFBGA
No. of Pins556Pins
Supply Voltage Nom1.1V
Access Time468ps
IC MountingSurface Mount
Operating Temperature Min-40°C
Operating Temperature Max95°C
Product Range-
SVHCNo SVHC (17-Jan-2023)
Aperçu du produit
MT53E1G64D4HJ-046 AIT:C is a LPDDR4 SDRAM. It is a high-speed, CMOS dynamic random-access memory device. This memory is internally configured with 2 channels or 1 channel ×16 I/O, each channel having 8-banks. It has programmable VSS (ODT) termination and single-ended CK and DQS support. This memory has directed per-bank refresh for concurrent bank operation and ease of command scheduling.
- Operating voltage is 1.10V (VDD2) 0.60V or 1.10V (VDDQ)
- 1Gig x 64 configuration, LPDDR4, 4die addressing
- Packaging style is 556-ball TFBGA
- Cycle time is 468ps at RL = 36/40, clock-stop capability
- Operating temperature range is –40°C to +95°C, automotive certified, C design
- Clock rate is 2133MHz, data rate per pin is 4266Mb/s
- Ultra-low-voltage core and I/O power supplies
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL), selectable output drive strength (DS)
Spécifications techniques
DRAM Type
Mobile LPDDR4
Memory Density
64Gbit
Memory Configuration
1G x 64bit
Clock Frequency
2.133GHz
Memory Case Style
TFBGA
Supply Voltage Nom
1.1V
IC Mounting
Surface Mount
Operating Temperature Max
95°C
SVHC
No SVHC (17-Jan-2023)
DRAM Density
64Gbit
DRAM Memory Configuration
1G x 64bit
Clock Frequency Max
2.133GHz
IC Case / Package
TFBGA
No. of Pins
556Pins
Access Time
468ps
Operating Temperature Min
-40°C
Product Range
-
Documents techniques (1)
Législation et Questions environnementales
US ECCN:EAR99
EU ECCN:Unknown
Conforme RoHS :Oui
RoHS
Conforme à la norme RoHS Phthalates:Oui
RoHS
SVHC :No SVHC (17-Jan-2023)
Télécharger le certificat de conformité du produit
Certificat de conformité du produit